(54) MULTIPLE-CHIP PACKAGE

(11) 62-122258 (A) (43) 3.6.1987 (19) JF


(21) Appl. No. 60-261483 (22) 22.11.1985

(71) NEC CORP (72) SHOJI NAKAKITA(1)

(51) Int. Cl⁴. H01L23/52,H05K3/46

PURPOSE: To make it possible to perform highly reliable, high-density packaging, by directly connecting a ceramic multilayer substrate and an integrated circuit such as an IC or an LSI with a polyimide insulating layer and a vertical wiring.

CONSTITUTION: A ceramic multilayer substrate 1 is a miltilayer circuit substrate, which includes a power source system pattern 2 comprising tungsten. Input/output pins 3 comprising a kovar material and the like are attached with silver solder to the lower surface. A polyimide insulating layer 5, in which a signal system pattern 4 is included, is formed on the upper surface as a multilayer form. The pattern 4 is selectively plated with gold, and formed in the insulating layer 5 through necessary via-holes in the multilayer shape. At the uppermost part of the insulating layer 5, a vertical wiring 6, which is connected to a pattern 4, is formed. Vertical wirings 8 are formed for a plurality of IC chips 7 so that the wirings 8 are connected to the wiring 6. A polyimide insulating layer 9 is formed beneath the IC chip 7 and contacted with the insulating layer 5. The insulating layer 5 and 9 are completely cured. The wirings 6 and 8 are bonded by thermal compression of gold-gold. Local pressure is not applied as shown in TAB connections. Since the contact is made with the surface of the insulating layer 9, there is no deformation or breakdown.



19日本国特許庁(JP)

① 特許出願公開

⑫公開特許公報(A)

昭62 - 122258

@Int.Cl.⁴

證別記号

厅内邻理番号

每公開 昭和62年(1987)6月3日

H 01 L 23/52 H 05 K 3/46 6732-5F 7342-5F

審査請求 未請求 発明の数 1 (全3頁)

②発明の名称 マルチチップパッケージ

②特 頤 昭60-261483

②出 頤 昭60(1985)11月22日

母 明 者 中 北

昭二

東京都港区芝5丁目33番1号 日本電気株式会社内

億 男 者 木 村

光

東京都港区芝5丁目33番1号 日本電気株式会社内

①出 願 人

日本電気株式会社 東京都港区芝5丁目33番1号

の代 理 人

弁理士 芦田 坦 外2名

玥 桕 🕸

. 1. 発明の名称

マルチチップペッケーツ

2. 特許請求の範囲

1. セラミック商基板と、該若板下面に接続する人間のは、 前記器板上面に内部形成された 多層回路配線を有する第1のポリイミド絶線層の最上部に形成した第1の垂直配線と、 前記第1のポリイミド絶線層 かよび第1の垂直配線にそれぞれ接合した第2のポリイミド絶線層 かよび第2の垂直配線を有する 夜 数の集積回路とを含むことを特殊とするマルチテップルッケーツ。

3. 発明の詳細な説明

(産業上の利用分野)

* 本発明はコンピュータ接近あるいは電子交換装 ・ 選挙において用いられる!Cもしくは LS! 新集積 回路の実装に関し、特にマルチチップパッケージ の構造に関する。

[従来の技術]

世来、この種のマルチチップパッケーソではポリイミド絶縁を有するセラミック基板上にICを
突要接続する構造としてワイヤポンディングもし
くは TAB(Tape Automatic Bonding)を利用する
方法がある(例えば「高性能災要のための調/ポリイミド材料システム(COPPER/ POLYIMIDE
MATERIALS SYSTEM FOR HIGH PERFORMANCE
AG
PACKING) 」 0569-5503/84/0000-0073・1984 IEEE)。 更には、ハンダ付け接続する桝造がある(例えば「高性能半導体実装のような疎
襲モジュール(The Thin-Film Module as a High-Performance Semiconductor Package) 」 IBM
J.RES、DEVELOP、VOL 26 ~~~3 MAY 1982、)。
〔発明が解決しようとする問題点〕

上述した従来のクイヤーボンディングもしくは TAB 接続構造では、I C もしくは LSI チップの外 形寸法より外側へリード潜子を出して接続するた の、心臓効率が低下しかつ熱圧溶もしくは超音数を利用するため表面のポリイミド絶縁を変形致壊し、環境性を低下するという欠点がある。または心だ対け接続構造では、接続パッドもしくは接続パンプの大きさを50年以下にはできない。このため高密度実安が不可能となる欠点がある。

(夏季の日的)

本語明の目的は、セラミック多層基板としても しくはLSI等の集積回路とをポリイミド絶線層か よび垂直配線によって直接接続することにより、 高信頼性、高密度実装を可能にするマルチチップ パッケージを提供することにある。

[問題点を解決するための手段]

本発明によるマルチチップパッケーツは、セラミック多層 選校と、該基板下面に接続する入出力ピンと、前記基板上面に内部形成された多層回路配線を有する第1のポリイミド絶線層と、該第1のポリイミド絶線層かよび第1の無視と、前記第1のポリイミド絶線層かよび第1の垂直配線にそれぞれ接合した第2のポリイミ

I C チップ 7 に形成された垂直配線 8 と、ポリイミド 色級層 5 に接着している I C チップ 7 に形成されたポリイミド色級層 9 がある。

ことで「Cチャプで 側のポリイミド絶縁層 9 かよび垂直配級 8 とセラミック多層基板 1 側のポリイミド絶縁層 5 かよび垂直配級 6 は圧力が 2 ㎏/=²。 型度が 4 0 0 で,等間が 1 時間の N₂ 雰囲気で接合される。ポリイミド絶縁層 5 かよび 9 はそれぞれ完全にキュアーされ、かつ垂直配級 6 かよび 8 は全一全熱圧 7 接合される。 ここで全一全熱圧 7 されるわけであるが、フィヤーボンディングや TAB 接続の級に同節的に生力がかからず、1 C.チャズで ド絶縁をかよび第2の垂直記数を有する要数の無 新国路とを有している。

(突熄列)

次に本発明の突結例について図面を多感して説明する。

図は本発明によるマルチチップペッケージの一 実施例の構造を示した断面図である。

そしてこの垂直配線5に結合する様に複数の

のポリイミド絶級局 9 の面で当るため絶級層の変形や弦線は無い。

〔発明の効果〕

以上説明したように、本発明はセラミック多沼 語板上のポリイミド絶談かよび垂直配線と、「C チップ上のポリイミド絶談かよび垂直配線とを互 接接合することにより、50 4以下の微少接続を 可能にし、実装密度を上げることができると同時 に、高信頼性のマルチチップパッケーツを形成で きる効果がある。

4. 図面の簡単な説明

図は本発明によるマルチチップパッケージの一 突筋例の構造を示した新面図である。

1 … セラミック多層 悲板 , 2 … 電源系パターン , 3 … 入出力ピン , 4 … 信号 系パターン , 5 , 9 … ポリイミド絶縁層 , 6 , 8 … 垂直配線 , 7 … I C チップ。

代理人 (7782) 弁理士 池 田 憲 保

